`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2023/06/02 15:46:30
// Design Name: 
// Module Name: yfmscq
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////

module yfmscq(s1,s2,q);
input s1,s2;
output q;
wire temp;
assign temp=!(q&s2);
assign q=!(s1&temp);
endmodule
